时间抖动
(jitter)
的概念及其分析方法
随着通信系统中的时钟速率迈入
GHz
级，
抖动这个在模拟设计中十分关键的因素，
也开始在数字设计领域
中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字
I/O
接口的最大速
率。不仅如此，它还会导致通信链路的误码率增大，甚至限制
A/D
转换器的动态范围。有资料表明在
3G
Hz
以上的系统中，时间抖动(
jitter
)会导致码间干扰(
ISI
)，造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了抖动的基
本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动(
jitter
)的概念及其分析方法。在数字通信系统，特别是同步系统中，随着系统时钟
频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：
时间抖动、
jitter
、相位噪声、测量
时间抖动的概念
在理想情况下，一个频率固定的完美的脉冲信号(以
1MHz
为例)的持续时间应该恰好是
1us
，每
500n
s
有一个跳变沿。但不幸的是，这种信号并不存在。如图
1
所示，信号周期的长度总会有一定变化，从而
导致下一个沿的到来时间不确定。这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。在绝大多数文
献和规范中，时间抖动(
jitter
)被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些
规范中将这种偏差中缓慢变化的成分称为时间游走(
wander
)，而将变化较快的成分定义为时间抖动(
ji
tter
)。
如果觉得《jitter单位_时间抖动(jitter)的概念及其分析方法》对你有帮助，请点赞、收藏，并留下你的观点哦！
